2025年12月6日より10日にかけて、サンフランシスコで毎年恒例の IEDM (International Electron Devices Meeting) ...

Intelは、45nmプロセスによる低消費電力版SoC技術を開発し、その概要をIEDM 2008で発表した(講演番号27.4)。x86互換の低消費電力プロセッサ「Atom」をベースにしたCPUコアを内蔵するSoCなどに向けたものとみられる。 Intelは2008年に、同社としては初めてのx86互換CPU ...

2025年(今年)は「FET(Field Effect Transistor: 電界効果トランジスタ)」が誕生してから100周年に当たるという。トランジスタと言えば、1947年12月に通称「ベル研」、厳密には「ベル電話研究所(BTL: Bell ...

産業技術総合研究所(産総研)は11月5日、2nmをはじめとする先端ロジック半導体で活用されるトランジスタ構造「ゲートオールアラウンド(GAA)」を独自技術に基づき実現するとともに、企業などが利用可能な共用パイロットラインを確立したことを発表した。

・ 独自技術で構成された、最先端半導体製造装置を有する共用パイロットラインを国内で初めて構築 共用可能なプロセスで、最先端ロジック半導体で使用されるゲートオールアラウンド（GAA）構造 ・ トランジスタの試作が可能に ・ 共用パイロットライン ...

16/14nm FinFET 3Dトランジスタへの移行でジャンプ GPUは、長いトンネルを抜け出そうとしている。今年(2016年)、GPUは16/14nm FinFET ...

産総研が確立した標準的なトランジスタ試作条件をもとに、国内企業や大学などが独自のプロセス技術開発を行い本パイロットラインにおける試作を実施することにより、独自プロセスを適用した最先端トランジスタ構造の性能面での良否を評価することが可能となります（概要図）。

300 mmウエハーの共用パイロットラインで新規装置・材料の技術検証が可能に 国立研究開発法人 産業技術総合研究所 (以下「産総研」という) 先端半導体研究センターは、NEDO（国立研究開発法人 新エネルギー・産業技術総合開発機構）助成事業の元、国内 ...

本プレスリリースは発表元が入力した原稿をそのまま掲載しております。詳細は上記URLを参照下さい。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。 300 mmウエハーの共用パイロットラインで新規装置・材料の技術検証が可能に ...