10nmプロセスの投入で微細化のリーダーシップを取り戻す Intelのプロセス技術が、4年振りに大きく進化する。同社は、今年(2017年)の後半に量産開始を予定する10nmプロセスの概要を公表した。来年(2018年)に本格的な量産に移行する計画である。 Intelは過去、約2 ...

Intelが22nmプロセス「P1270」に3Dトランジスタ技術「トライゲート(Tri-Gate)」を採用したことを発表した。従来のトランジスタは2Dの平面だったが、Intelの新プロセスでは3Dの立体構造となる。これはトランジスタの歴史が始まって以来の根本的な構造変革で ...

既報の通り、Intelは5月4日(日本時間の5月5日午前1:30)にTechnology Briefingを開催し、ここで22nmのTri-Gate Transistorに関する説明を行った。このTechnology BriefingそのものはWebCastの形で配信されており、利用されたプレゼンテーションなどと併せてこちらからアクセス ...

GAAトランジスタを実現するうえで重要になるのが、水平に積層された数nm幅の極薄シリコンで形成される導電ナノシートであり、電荷キャリアの効率的な導電パスとなるように精緻に仕上げる必要がある。 特に重要なのはナノシート表面の原子レベルの ...

300 mmウエハーの共用パイロットラインで新規装置・材料の技術検証が可能に 国立研究開発法人 産業技術総合研究所 (以下「産総研」という) 先端半導体研究センターは、NEDO（国立研究開発法人 新エネルギー・産業技術総合開発機構）助成事業の元、国内 ...

すべての要素プロセスは、NEDO事業を共同で実施する半導体製造装置メーカー3社と個別に連携して開発し、特に、GAA構造トランジスタ形成の主要工程となる、シリコン・シリコンゲルマニウムエッチング工程、高誘電率ゲート絶縁膜・金属ゲート電極構造の形成工程は、各社から産総研への人材の派遣も含め、それぞれ密接な連携の元、開発を進めました。

22nmプロセス技術を採用し，立体構造となる3次元トライゲート・トランジスタ 米国時間の2011年5月4日，Intelは，3次元構造を採用した新型トランジスタ「3-D Tri-Gate transistors」（3次元トライゲート・トランジスタ，以下日本語表記）を発表した。別途お伝えして ...

従来、微細加工技術及び真空製造プロセスを適応しなければ、高性能有機薄膜トランジスタは製造できなかった。 印刷技術を用いることで、常温常圧下で簡便に有機薄膜トランジスタを創製できる技術を実現した。 微細加工技術を用いることなく、有機 ...

朝ドラ：来年度後期は「ブラッサム」主演は石橋静河 モデルは… 本プレスリリースは発表元が入力した原稿をそのまま掲載しております。詳細は上記URLを参照下さい。また、プレスリリースへのお問い合わせは発表元に直接お願いいたします。 300 mm ...