note

System Verilog in vivado block design

System Verilogで書いたコードを、Vivadoのblock Designに追加しようと思ったら、追加できなかった。 system verilogのファイルは、block desginに追加できないらしい！！ ちょっと工夫したら、間接的に追加できることがわかった。このあたりは独学でやっていると聞く人 ...
note

近刊『実践UVM入門：検証のためのSystemVerilogクラスライブラリー ...

2021年4月下旬発行予定の新刊書籍、『実践UVM入門：検証のためのSystemVerilogクラスライブラリー』のご紹介です。 同書の「はじめに」を、発行に先駆けて公開します。 UVMはIEEEStd1800.2-2017規格となり、検証技術者だけでなくハードウェア設計者を含むSystemVerilog ...