東京工業大学大学院理工学研究科の松澤昭教授と岡田健一准教授らの研究グループは、アナログデジタル変換器（ADC） [用語1] を用いた新方式のデジタルクロック生成器の開発に成功した。従来のデジタルPLL [用語2] に比べ、低消費電力かつ低ジッタ [用語3 ...
「ISSCC 2010」の「Session 13: Frequency & Clock Synthesis」は，分周器・位相比較器・ループフィルタ・VCOから構成されるアナログ方式のPLLに関するセッションである。米SiTime社らが発表したMEMS発振器向けのFractional-N PLL（論文番号13.1）と，富士通研究所が発表した面積 ...
一部の結果でアクセス不可の可能性があるため、非表示になっています。
アクセス不可の結果を表示する