「ISSCC 2010」の「Session 13: Frequency & Clock Synthesis」は，分周器・位相比較器・ループフィルタ・VCOから構成されるアナログ方式のPLLに関するセッションである。米SiTime社らが発表したMEMS発振器向けのFractional-N PLL（論文番号13.1）と，富士通研究所が発表した面積 ...

Abstract: This paper describes a design of a compact active loop filter for Phase-Locked-Loop (PLL) with adaptive biasing technique. Using the new loop filter, the PLL can automatically adjust the ...

米Analog Devices, Inc.は，同社の製品への適用を前提にした，無償のPLL合成シミュレーション・ツール「ADIsimPLL」をverion 2.7にアップ・グレードしたと発表した。ADIsimPLLは約2年前からWWWサイト経由で提供を始め，これまでに1万5000以上のダウンロードがあった。

The performance of analogue phase-locked loops (PLLs) has steadily improved with operating frequencies extending to 8GHz and beyond. Recently, digital PLLs based on direct digital synthesis (DDS) have ...

At the heart of a clocking device is the phased-locked loop (PLL). A key part of the PLL is the loop filter, which converts correction currents from the PLL charge pump into a control voltage for the ...

同チャージ・ポンプは、既存のPLLチャージ・ポンプの中でも高電圧で、高いチューニング電圧の外付けVCOを直接駆動することが可能なため、アクティブ・ループ・フィルタが不要になり、システム設計の簡素化、性能の改善、部材費の低減などが可能となる。

This is Part 2 of a three-part series. As discussed in Part 1 and recapped here, modern wireless communications systems (mainly superheterodyne radio transceivers) are now required to deliver higher ...

Clock signals provide reference timing to every integrated circuit and electrical system. Consumer applications typically use simple quartz crystals for reference clock generation. Other applications, ...

Clock signals provide reference timing to every integrated circuit and electrical system. While consumer applications typically use simple quartz crystals for reference-clock generation, other ...