日経クロステック

【ISSCC】PLLの性能向上，今年はTDCの新規提案が相次ぐ

「ISSCC 2010」の「Session 13: Frequency & Clock Synthesis」は，分周器・位相比較器・ループフィルタ・VCOから構成されるアナログ方式のPLLに関するセッションである。米SiTime社らが発表したMEMS発振器向けのFractional-N PLL（論文番号13.1）と，富士通研究所が発表した面積 ...
EDN

Fractional-N/Integer-N PLL Synthesizer

The ADF4151 allows implementation of fractional-N or integer-N phase-locked loop (PLL) frequency synthesizers if used with an external voltage controlled oscillator (VCO), loop filter, and external ...
マイナビニュース

ADI、高電圧チャージ・ポンプ付きPLLシンセサイザを発表

同チャージ・ポンプは、既存のPLLチャージ・ポンプの中でも高電圧で、高いチューニング電圧の外付けVCOを直接駆動することが可能なため、アクティブ・ループ・フィルタが不要になり、システム設計の簡素化、性能の改善、部材費の低減などが可能となる。
IEEE

A design of a compact 2 GHz-PLL with a new adaptive active loop filter circuit

Abstract: This paper describes a design of a compact active loop filter for Phase-Locked-Loop (PLL) with adaptive biasing technique. Using the new loop filter, the PLL can automatically adjust the ...
マイナビニュース

ADI、Frantional-N PLLシンセサイザを発表

米Analog Devices(ADI)は、高いフレキシビリティと位相ノイズ性能を実現するフラクショナルN(Fractional-N) PLLシンセサイザ「ADF4151」および「ADF4196」を発表した。2製品は、携帯電話基地局などの通信インフラ、レーダー・アプリケーション、計測機器、マイクロ波 ...
IEEE

−99dBc/Hz@10kHz 1MHz-step dual-loop integer-N PLL with anti-mislocking frequency ...

Abstract: In this paper, a low in-band phase noise integer-N CMOS frequency synthesizer is proposed for global navigation satellite system (GNSS) receiver. The synthesizer adopts dual-loop ...
EDN

Understanding the basics of PLL frequency synthesis

Configuring a phase locked loop (PLL) for a given frequency synthesis application can simultaneously be both a quick-and easy-process as well as a time-consuming, tedious, and iterative process. This ...
Electronic Design

Smaller PLL Synthesizers Become Design-Friendlier

Phase-locked-loop (PLL) frequency synthesizers are signal sources often employed in many types of electronic equipment. They show up as clock sources in high-frequency instruments and as local ...
Design-Reuse

Integer-N-PLL-based HF Frequency Synthesizer and Clock Generator with integrated Loop ...

The TS_FS_9M70_X8 synthesizes 3.3V-square-wave FVCO frequencies within the HF range from 2.424MHz up to 9.697MHz, by steps of 18.9393kHz, and provides ...
Design-Reuse

Fully Digital Implemented Phase Locked Loop

One of the most challenging tasks in analog circuit design is to adapt a functional block to ever new CMOS process technology. For digital circuits the number of gates per square mm approx. doubles ...