奈良先端科学技術大学院大学(NAIST)と、東京科学大学(科学大)は、化学反応を用いて薄膜を合成する原子層堆積(ALD)法を用い、高性能・高機能な多結晶酸化物半導体「ガリウム添加三酸化インジウム(poly-IGO)ナノシート」の開発成功を6月6日に共同発表。さらに ...

2:imecは縦型GAAナノワイヤFETも同時発表 imecは今回のVLSIシンポジウムで、縦型のゲートオールアラウンド(GAA)ナノワイヤFETも同時に発表した(図2)。縦型GAAナノワイヤFETを積層することでSRAMの専有面積をビット当たり39%削減できることも報告し、横型および縦型 ...

会場：米国ワシントンD.C. Hilton Washington and Towers Intelが45nm世代の量産用プロセス技術の詳細をIEDM 2007で発表した(講演番号10.2)。これまでにIntelは45nmプロセスの概要を報道関係者向けに何度か発表してきたものの、競合他社を含めた半導体メーカーのエンジニア ...

－特性ばらつきを大幅に低減できるトランジスタ作製技術を開発－ 独立行政法人 産業技術総合研究所【理事長 野間口 有】（以下「産総研」という）エレクトロニクス研究部門【研究部門長 金丸 正剛】先端シリコンデバイスグループ 柳 永勛(りゅう ゆう ...

シリコンファウンダリ(半導体製造請け負いサービス)大手のGLOBALFOUNDRIESは5月31日に東京で報道機関およびアナリスト向けの説明会を開催。GLOBALFOUNDRIESでCMOS事業部門担当シニアバイスプレジデントをつとめるGregg Bartlett氏が、同社の製造技術ロードマップを ...

注目論文にも選ばれた8nm Siナノワイヤ積層GAA FET 1:世界初、8nm Siナノワイヤを積層した横型GAA FETを発表 「2016 Symposia on VLSI Technology and Circuits(VLSIシンポジウム 2016)」が、「スマート社会への変革の予兆」をメインテーマに、2016年6月13～17日に米国ハワイ州 ...

A technical paper titled “A Review of the Gate-All-Around Nanosheet FET Process Opportunities” was published by researchers at IBM Research Albany. “In this paper, the innovations in device design of ...

東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- 株式会社東芝セミコンダクター＆ストレージ社は、モータ/リレー駆動などの用途 ...