国立研究開発法人 産業技術総合研究所【理事長 石村 和彦】（以下「産総研」という）デバイス技術研究部門【研究部門長 中野 隆志】 先端CMOS技術研究グループ 張 文馨 (Chang Wen Hsin) 研究員を代表とする日本チーム（産総研と東北大学）と国家実験研究院 ...

A technical paper titled “Analysis of Logic-in-Memory Full Adder Circuit With Floating Gate Field Effect Transistor (FGFET)” was published by researchers at Konkuk University, Korea National ...

Jin-Woo Han is senior scientist at NASA’s Ames Research Center in California’s Silicon Valley. Along with colleagues Meyya Meyyappan, Myeong-Lok Seol and Jungsik Kim, he has designed a nanoscale ...

Nottingham-based SFN (Search for the Next) has characterised its novel transistor-based logic, and claims that it matches CMOS performance even when made in older fabs. It would “enable chip designers ...

Intelは、45nmプロセスによる低消費電力版SoC技術を開発し、その概要をIEDM 2008で発表した(講演番号27.4)。x86互換の低消費電力プロセッサ「Atom」をベースにしたCPUコアを内蔵するSoCなどに向けたものとみられる。 Intelは2008年に、同社としては初めてのx86互換CPU ...

Compare 3 process flows in terms of robustness to process variation to see which one has the lowest likelihood of processing failures. Sub-5 nm logic nodes will require an extremely high level of ...

VLSI技術シンポジウムの3日目である6月15日には、PC/サーバー用CPUやGPUなどの最先端ロジック向けトランジスタ技術に関する ...