30以上のメディアが全て読める『日経BP Insight』 「日経ビジネス」「日経クロステック」など日経BPの専門メディアを集約した法人向け情報ツール「日経BP Insight」。経営・技術・DX・R&Dなど事業戦略に必須の情報を横断して閲覧することで、組織全体で経営・技術情報の収集・分析力を高めること ...

「2005 Symposium on VLSI Technology」初日午後のセッション4A「Metal Gate Technology」ではメタル・ゲート技術に関し，2種類のメタルをCMOS上に集積化させる提案，CMOS向けに適した仕事関数を得るための探索的な報告がそれぞれ登場した。 「日経ビジネス」「日経クロス ...

This post answers the question “What is CMOS gate logic?”. A CMOS gate is a system consisting of a pMOS pull-up network connected to the output 1 (or V DD) and nMOS pull-down network, connected to the ...

インテル(株)は12日、京都で14日まで開催中のVLSIシンポジウム“2003 Symposia of VLSI Technology and Circuits”に合わせ、東京と京都の2ヵ所でゲート長30nm(ナノ・メートル)の“トライ・ゲート・トランジスタ”やCMOS無線技術などの詳細発表を行なった。 “トライ ...

Abstract: High-frequency complementary metal-oxide-semiconductor (CMOS) very-large-scale integration (VLSI) circuits are essential components to get around the drawbacks of conventional RF circuits ...

2023年6月に京都で開催される「2023 Symposium on Technology and Circuits」のデバイス・プロセス技術分野には、ここ10年で最多の273件の応募があり89件が採択され、採択率は33％だった。このほか、Late News(一般応募締め切り後に緊急性の高い論文受付)に9件の応募があっ ...

A layout-dependent circuit-design model from Toshiba helps boost gate density and improve cost-performance in next-generation 45-nm CMOS technology. More specifically, 45-nm CMOS gate density can be 2 ...

ベルギーの独立系研究機関imecの研究者らは、埋め込み型配線(BPR:Buried Power Rail)について、FinFET技術を用いて実証した結果を報告した。 この技術を5nm世代以降のスケーリングを維持する重要な技術として位置付けている。実証にはタングステン(W)を用い、この ...