Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very easy to use but they still require careful design. This tutorial discusses the odd case of circuits that ...

磁気記録技術に関する世界最大規模の国際会議「MMM/Intermag 2013」が1月18日に無事、閉幕した。現地レポートもこれで最後となる。本レポートではこれまでご紹介できなかった興味深い研究成果をご報告する。 超々大容量ストレージを目指す磁壁メモリ 初めに ...

次世代CMOSロジックは立体化と極薄チャンネル化で1nm時代へ 本コラムの前回でお伝えしたように、半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting)(通常の呼称は「アイイーディーエム」、日本語の通称は ...

This document tackles the basic facts of the 74HCT TTL Compatible CMOS components. It includes a comparison between its sub-family of components. Suggestions on what CMOS to use on a specific ...

最先端CMOSロジック分野では、ベルギーimecおよび台TSMCからの次世代CMOSロジックであるCFETに関する2件の講演が選出されている。 imecによるハイブリッドチャネル・モノリシックCFET製作プロセス Paper #2.2, “Hybrid Channel Monolithic-CFET with Si (110) pMOS & (100) nMOS(Si(100 ...

パワーゲーティング (PG)技術は、ロジック回路をパワードメインと呼ばれるブロックに分割して、パワードメインごとにシャットダウン (電源遮断)を行うことで、スタンバイ電力を削減する方法で、現在ではマイクロプロセッサやSoCなどのCMOSロジックシステムにおける必須のスタンバイ電力削減のアーキテクチャの1つになっている。

Field-effect transistors based on carbon nanotubes have been shown to be faster and less energy consuming than their silicon counterparts. However, ensuring these advantages are maintained for ...

日本アルテラは17日、同社主催の年次カンファレンスAltera PLD World 2003にて記者発表を行い、2004年の新製品ロードマップなどについて説明した。同カンファレンスは今年で10回目。また、今年米Alteraは設立20周年を迎え（日本法人設立は1990年）、同社にとって ...

Fig 1. A typical CMOS input circuit comprises a “P” and “N” transistor. One is fully “on” for logic high, and the other is “on” for a logic low. Fig 2. When a CMOS input pin is at logic high or low ...

マイクロプロセッサやAIアクセラレータなどのCMOS（相補型金属酸化膜半導体）ロジックシステムに用いられる記憶回路SRAM――そのリーク電力は、AIアクセラレータのエネルギー効率も決める重要なファクターであることが分かっている。 PIM（プロセシング ...