EDN

Aldec releases Active-HDL 7.1

Well known for its mixed-language simulation and advanced design tools for ASIC and FPGA devices, Aldec, Inc., has announced the release of Active-HDL 7.1. Active-HDL 7.1 is an FPGA and ASIC design ...
Design-Reuse

PLDA and Aldec Announce PCI Express DMA IP Supporting Advanced Verification Tools for FPGA ...

PLDA’s EZDMA IP and Aldec’s Riviera-PRO and Active-HDL tools enable ease-of-design and robust verification into design environments SAN JOSE, Calif. & HENDERSON, Nev.-- April 28, 2011--PLDA, the ...
Design-Reuse

Aldec and Actel Deliver Co-verification Solution for ARM-based FPGA Design

HENDERSON, Nev. & MOUNTAIN VIEW, Calif.--March 12, 2007--Aldec, Inc., a pioneer in mixed-language simulation and advanced design tools for ASIC and FPGA devices, today announced the release of ...
日経クロステック

米ALDECのActive-HDL，VHDLのコンパイルがマルチスレッド処理可能に

米Aldec, Inc.は，HDLベースの設計・検証用EDAツール「Active-HDL」を「7.3」版にアップ・グレードしたと発表した。今回のバージョン・アップでは，VHDL設計のコンパイルがマルチスレッド処理可能になった。 「日経ビジネス」「日経クロステック」など日経BPの ...
日経クロステック

米Aldecの「Active-HDL」，SVAとPSL，OVAのアサーションをサポート

米Aldec, Inc.は，同社のFPGA向けのHDL設計・検証ツール「Active-HDL」を8.1版にアップ・グレードしたと発表した。 「日経ビジネス」「日経クロステック」など日経BPの専門メディアを集約した法人向け情報ツール「日経BP Insight」。経営・技術・DX・R&Dなど事業戦略 ...
New Electronics

Aldec platform supports newest fpga devices

Electronic design verification specialist, Aldec has launched an HDL based fpga design and simulation platform that supports the newest fpga devices. According to Aldec, Active-HDL version 9.1 is a ...
Business Wire

沖情報システムズ、Aldec®のXilinx® FPGAデザイン用高機能検証 ...

東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- Aldec, Inc., システム・FPGA/ASICデザイン向けHDL混合言語シミュレーションと ...
EE Herald

Avnet to distribute Aldec's Active-HDL in Asia

Aldec, Inc., has announced that it has entered into a distribution agreement with Avnet Electronics Marketing Asia. Under the terms of the agreement, Avnet Electronics Marketing will promote and ...